华为发表半导体韬定律台积电2028年做出1.4纳米，华为2031年实现同等指标，具体是什么意思？

华为的说法是，“预计2031年，基于韬定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平”。

所以，这说的是2031年中国用韬定律发展芯片，能把“晶体管密度”这个指标，做到台积电2028年1.4纳米制程的水平。

先要科普一下芯片制程的物理意义。在28nm及以上的45nm、90nm、130nm等等，这些确实对应晶体管的真实大小。具体来说，28nm制程芯片的一个晶体管的“栅极长度”（gate length），就是28nm，显微镜扫描真能测出这个数值。

后来搞Finfet先进芯片，晶体管的两个栅极像立体的鱼鳍一样向上伸出，再想把二者距离缩得很短就做不到了。业界就想了个办法来命名制程：用摩尔定律的“等效”来算出一个制程。

摩尔定律的要求是，芯片面积不变，每代晶体管数量翻倍。以前这是通过做小晶体管来实现的，由于有平方关系，晶体管边长实际是变 0.7 倍，大小是以前的0.49倍，同样面积能装下的晶体管数量翻倍。

注意这个0.7，是个神奇数字， 350、250、180、130、90、65、45nm都差不多是乘0.7往下走。先进制程，14纳米后面是10纳米，因为14*0.7 约等于10。10纳米后面是7nm，也是乘0.7。7纳米后面是5nm，因为7*0.7约等于5。就是业界不测量距离了，直接宣布下一个工艺结点是上一个乘以0.7。剩下的问题是，有啥资格说，工艺升级到下一个结点了？

这个比较复杂，是PPA体系，看Performance性能、Power功耗、Area面积三个指标提升的表现。传统芯片，制程0.7进步，Area指标翻倍（单位面积晶体管数量），Performance主频提升约40%，Power大约是减半。先进制程新节点，就看PPA三个指标的进步，三项都有进步，有一两项进步较大，就自称“我们0.7”了，命名新制程。有合理性，因为都1平方毫米1亿个晶体管了，PPA不可能都做得好。往往是三个指标提升都不足，如晶体管密度没有翻倍只增加50%，功耗减少40%而不是50%。有时搞得过分了，外面批评胡乱命名。台积电与三星的5nm、3nm、2nm都有点自说自话，进步不足。

而台积电路线图的1.4纳米，其实也是一个技术节点称呼，是指2nm的下一级，乘以0.7是1.4。按披露的技术参数，1.4nm 级A14工艺，晶体管密度是每平方毫米约 4 亿个晶体管。而2nm的密度是3.3亿个，只提升了20%。先进制程早就没有办法下一个节点晶体管密度翻倍了。

华为的目标，就是用韬定律引领，发展先进封装三维堆叠，大改电路逻辑，缩小信号延迟，在2031年的时候实现每平方毫米4亿个晶体管。这可能几层晶体管，每一层的晶体管看上去比台积电的明显要大，但密度能追上。功耗和性能指标，就有更多技术细节，也会有提升，但应该受到限制差一些。