免费EDA工具汇总,区分永久开源免费、学生免费教育版）
注意：国内企业上班用的三大厂（Synopsys、Cadence、Siemens）商业EDA（VCS、Verdi、Innovus、Virtuoso）没有公开永久免费版本；学生凭edu邮箱可申请教育许可，个人商用必须购买License。
一、数字IC
1. RTL仿真（写Verilog跑仿真、看波形，自学入门首选）
1）Icarus Verilog + GTKWave
Icarus：Verilog编译器仿真引擎；GTKWave波形查看器
优点：零许可、一键跑仿真，适合入门Verilog；缺点：不完整支持UVM，做复杂验证受限
2）Verilator
C++加速Verilog仿真，速度极快，广泛用于RISC‑V仿真；输出波形需要配套工具
3）GHDL：VHDL开源仿真器
2. 逻辑综合
Yosys：开源综合工具，把Verilog RTL转为门级网表，OpenLane的核心综合引擎，支持大部分Verilog语法。
3. 后端布局布线、完整RTL→GDS全流程
OpenLane（OpenROAD）
一套全自动开源数字后端流程：综合→布局→布线→时序检查→DRC/LVS，配套免费工艺库SkyWater‑SKY130（130nm）、GF180MCU（180nm），可以输出GDS版图，还能参加Efabless免费MPW流片计划，开源项目可免费流片试制芯片。
二、模拟IC仿真、版图开源免费工具
1. Ngspice：开源SPICE仿真引擎，替代HSPICE，直流、交流、瞬态、噪声仿真；无原理图界面，搭配Xschem使用 。
2. Xschem：开源原理图绘图界面，导出网表给Ngspice仿真。
3. Magic：开源版图编辑器，自带DRC检查。
4. KLayout：GDS版图浏览、编辑、DRC/LVS验证，轻量化版图工具。
5. LTspice（ADI官方永久免费）
整套模拟开源链：Xschem（画原理图）→Ngspice（仿真）→Magic/KLayout（画版图DRC/LVS）。
三、三大商业EDA 学生免费教育许可,限学习用途）
1. Siemens Questa‑Sim Starter Edition：免费精简版，支持基础UVM，适合验证入门练习（有代码容量上限）。
2. Synopsys/Cadence完整工具（VCS、Verdi、Virtuoso）：个人无法直接申请，由高校统一采购教育License，在校学生通过学校服务器使用；
1. KiCad（完全开源永久免费）：全球主流开源PCB工具。
2. 立创EDA（国产免费)
入门选型建议
1.自学数字IC基础语法、简单仿真：Icarus+GTKWave
2.想跑完整数字后端、体验从Verilog生成芯片版图：OpenLane（推荐Docker一键环境）
3.自学模拟电路仿真：LTspice；想做芯片级模拟仿真：Xschem+Ngspice
4.在校大学生：优先用学校机房的商业EDA教育版本（VCS/Verdi，和工业环境一模一样）
#EDA