HBM之后，SK hynix为什么开始研究“光进内存”？

**信源：**SK hynix Newsroom，《CPO in Nature Electronics》，2026年8月20日；Nature Electronics，《Co-packaged optics for high-performance computing and artificial intelligence》，2026年8月19日。
当一家全球领先的存储芯片厂商开始系统讨论CPO，最值得关注的并不是它是否准备跨界制造光模块，而是一个更深层的产业变化：AI基础设施的竞争，正在从芯片性能转向数据移动能力。
SK hynix联合弗吉尼亚大学、MIT、UIUC、南洋理工和延世大学研究人员，在Nature Electronics发表了一篇关于CPO的综述论文。论文提出，下一代AI基础设施需要实现单节点超过100Tb/s的聚合带宽、低于1pJ/bit的互连能耗，以及低于10ns的芯片间时延，并给出了从2D并排封装、2.5D光学中介层到3D光电异构集成的演进路线。
需要首先厘清的是，这不是一项量产产品发布，也不是SK hynix展示了达到上述指标的CPO样品。它是一篇技术综述和路线图。新闻真正释放的信号，是SK hynix正在把自己的战略边界从HBM扩大到整个AI系统的数据通路。
HBM解决了一个瓶颈，也暴露了下一个瓶颈
过去几年，HBM通过把内存放到GPU附近，以更宽的接口、更短的距离解决了加速器内部的“内存墙”。但随着AI系统从单颗GPU扩展到数十颗、数千颗乃至更大规模，新的问题随之出现：数据不仅要在GPU与本地HBM之间移动，还要频繁穿过芯片、主板、机架和交换网络。
SK hynix援引的趋势是，计算性能大约每两年增长三倍，而互连带宽同期只增长约1.4倍。两者之间不断扩大的差距，意味着增加更多GPU并不必然带来同比例的有效算力。只要数据来不及到达计算单元，昂贵的GPU就会等待，集群利用率也会下降。
传统铜互连的问题并不是绝对速度不够，而是它的功耗和信号质量会随传输速率与距离迅速恶化。当单通道从112G、224G继续向448G演进，高速电信号需要越来越复杂的均衡、重定时和数字信号处理。铜线仍然适合封装内部的极短距离，却越来越难经济地覆盖主板、机架乃至跨机架连接。
CPO的思路，是把光引擎移动到处理器或交换芯片附近，让高速电信号只传输最后几毫米，随后立即转换为光信号。它不是消灭电互连，而是重新划定电与光的边界：电负责极短距离，光负责更远距离和更高带宽密度。
光互连的终点，不只是交换机
目前CPO最明确的商业化场景仍然是网络交换机。NVIDIA已经把硅光子技术导入Quantum-X和Spectrum-X交换平台；Broadcom也推出了基于Tomahawk 6的102.4Tb/s CPO方案。交换机率先采用CPO并不意外，因为它最早遭遇面板端口密度、SerDes功耗和高速PCB走线问题。
但SK hynix论文更重要的部分，是把光互连的应用边界继续向内推进。
第一阶段，光进入交换机封装，替代部分前面板可插拔光模块。第二阶段，光引擎进入GPU或定制XPU封装，使scale-up网络突破单机架铜互连的距离限制。第三阶段，光连接进一步延伸到内存接口，通过光学中介层连接处理器、内存和多个加速器，形成可跨封装、跨机架配置的共享内存池。
这也是SK hynix参与CPO研究的真正逻辑。未来存储厂商竞争的可能不再只是单颗DRAM的性能、HBM的堆叠层数或者NAND的层数，而是谁能把HBM、DRAM、CXL扩展内存、HBF和存储设备组织成一个高效的数据系统。
从这个意义上说，CPO不是孤立的光通信技术，而是SK hynix“全栈AI内存”战略中的连接层。
“光进内存”并不意味着HBM会被替代
光互连进入内存系统，最容易被误读成光学接口将直接替代GPU与HBM之间的电连接。但从工程和经济性看，这并不是近期最可能发生的变化。
本地HBM通过硅中介层与GPU相连，距离极短、接口极宽，能够提供极高带宽和较低时延。光互连则需要调制器、探测器、驱动器、激光器以及光电转换。在毫米级距离上，光未必比电更高效。
因此，未来更合理的架构不是“光替代HBM”，而是在本地HBM之外增加一个由光互连支撑的远端内存层。高频、低时延数据继续保留在本地HBM；模型权重、KV Cache或者阶段性工作数据可以放入大容量共享内存池，由多个加速器按需访问。
这种架构的价值，是把内存从每颗GPU的固定附属资源，逐渐变成系统可以动态调度的资源。它可能降低内存冗余，提高资源利用率，并允许计算和内存分别扩展。真正发生的不是某一种内存取代另一种内存，而是AI系统的内存层级变得更丰富，也更网络化。
不过，低于10ns的光链路时延不等于远端内存拥有本地HBM的访问体验。完整的数据访问还要经过协议、一致性管理、地址转换、交换和排队。光能够降低物理传输成本，却不能自动解决所有系统软件问题。
CPO的瓶颈已经从器件性能转向系统工程
CPO走向量产，真正困难的部分未必是制造一个更快的调制器，而是如何把光、电、封装、散热、测试和维修组合成可靠产品。
光器件对温度变化敏感，却需要部署在高功率GPU或交换芯片旁边；ASIC、电芯片、光子芯片和激光器中的任何一部分出现良率问题，都会提高整个封装的成本；可插拔光模块损坏后可以单独更换，而CPO光引擎失效可能影响一块昂贵的交换板，甚至整个计算封装。
此外，所谓低于1pJ/bit的指标，也必须明确是否包含激光器、SerDes、FEC、接收端和冷却能耗。不同厂商采用不同统计口径，很容易产生看似精确、实际不可直接比较的数字。
因此，CPO的竞争最终不会只取决于光子芯片性能，而取决于系统级协同设计能力。晶圆级光学测试、光纤耦合、外置激光源、混合键合、局部散热、已知良品筛选和标准化接口，都会成为产业化的关键环节。
AI硬件的价值，正在从芯片内部迁移到芯片之间
SK hynix这篇论文最值得重视的，不是它带来了一项可以立即计入收入的产品，而是它进一步确认了AI硬件价值迁移的方向。
过去，产业竞争集中在晶体管密度、制程节点和单芯片算力；随后，HBM和先进封装成为决定GPU性能的关键；下一阶段，决定AI系统有效算力的，很可能是芯片之间、机架之间以及计算与内存之间的数据移动效率。
这意味着光通信的边界将继续向芯片内部靠近，存储的边界也将向网络扩展。光模块、交换芯片、硅光、先进封装和内存不再是彼此独立的产业，而是在共同形成一种新的AI系统架构。
短期看，CPO最确定的商业化仍然发生在交换机，随后才可能进入XPU的scale-up连接。至于光学内存池，目前仍缺少产品、客户、量产和收入层面的证据，不能把路线图直接当成业绩增量。
但从更长时间尺度看，SK hynix选择参与CPO研究并不偶然。它说明存储厂商已经意识到，未来决定内存价值的，不只是能够制造多少比特，而是这些比特能否在正确的时间，以足够低的能耗，抵达需要它们的计算单元。
当AI系统的瓶颈从“缺少计算”转向“无法高效搬运数据”，内存正在被网络化，网络正在进入封装，而光开始成为连接整个系统的底层介质。下一代AI基础设施的竞争单位，也将不再是一颗GPU或一组HBM，而是一个由计算、内存和网络共同组成的光互连计算域。