最近看了这么多资料，得出的结论就是：AI芯片的下一步，是把网络吞进芯片里。

Meta MTIA 300已把12×800G RDMA NIC和collective offload做到封装。
OCP也给出同一方向：计算、HBM、Cache、Network、I/O开始被设计成一个package-level system。
MoE进一步强化了趋势——每一层都在“计算—路由—搬数据—再计算”，网络正从外部配套变成芯片内部的执行单元。
我的推演：NoC→NIC chiplet→NPO/CPO→Optical I/O会一路内移。
未来比拼的不是单颗芯片多快，而是谁能把更多芯片、内存和网络组织成一颗“超级芯片”。