GAA Nanosheet flow（1）
来点干货，字数限制 1000 字，所以不得不分开发
1. Si/SiGe Stack Deposition

在Si 衬底上进行Si/SiGe multilayer EPI，形成交替堆叠的Si layer和SiGe layer。Si layer作为最终的NS channel，SiGe layer作为后续Si Release中的牺牲层。Si layer 厚度决定channel 厚度，SiGe layer 厚度决定NS之间的spacing。该步骤重点控制EPI 厚度、composition、interface quality、defect density和wafer-level uniformity。

2. Trench Etch

通过litho定义Fin pattern，并采dry etch将Si/SiGe加工成平行排列的Fin结构。该步骤需要控制fin CD、fin height、sidewall profile和line edge roughness，为后续STI、Dummy Gate、S/D Recess和Si Release提供稳定的三维结构基础。

3. STI Liner/Oxide Fill

在Fin surface和sidewall形成STI liner，随后填充Fin之间的trench，实现相邻device之间的electrical isolation。由于Fin具有较高aspect ratio，该步骤重点关注conformal coverage、gap-fill capability以及void和seam defect control。

4. STI Recess Etch

通过CMP和STI Recess Etch将STI dielectric调整至目标高度。STI height会影响Fin exposure、后续Dummy Gate Formation以及S/D Processing。该步骤重点控制recess uniformity，同时降低plasma damage和loading effect。

叠个甲，我对照实际的flow发现里面应该在Inner spacer之后少了SD EPI，具体可以参考最后一张图
ChipModel GAA