以前芯片想变强，靠的是把晶体管越做越小，这叫摩尔定律。

但现在小到快物理极限了，再往下搞有点为难。

那华为提的“韬定律”呢？

不跟你卷大小了，而是卷“时间”。

怎么卷？把芯片内部信号的跑路时间缩短，用了一个很骚的操作叫逻辑折叠——

相当于把平房改成楼房，立体堆起来，信号上下楼比在平地上绕圈快多了。

听起来是不是有点东西？